Por favor, use este identificador para citar o enlazar este ítem: http://repositorio.usfq.edu.ec/handle/23000/1397
Registro completo de metadatos
Campo DC Valor Lengua/Idioma
dc.contributor.advisorTrojman, Lionel (dir)-
dc.contributor.authorArtieda Romero, John Poul-
dc.date.accessioned2013-06-27T14:40:23Z-
dc.date.available2013-06-27T14:40:23Z-
dc.date.issued2012-
dc.identifier.citationTesis (Ingeniero Eléctrico/Electrónico), Universidad San Francisco de Quito, Colegio Politéctico; Quito, Ecuador; abril. 2012es_ES
dc.identifier.otherT 174.7 .A78 2012-
dc.identifier.urihttp://repositorio.usfq.edu.ec/handle/23000/1397-
dc.descriptionMOS technology has made a huge economic impact and has caused a major expansion in different areas of technology worldwide (e.g. smart phones, tablets, laptops, memories, etc.), all of which have positioned this technology as the most important in the micro and nanoelectronics field. Over the years, MOS technology has improved in design and performance and has progressively decreased the size of the devices. All these achievements involved extensive research efforts to maintain high quality and low manufacturing costs. Chapter 1 of this thesis examines the fundamentals of MOS technology, classification, structure and operating principles. The improvements in the devices and the reduction of its dimensions, although very beneficial, also present new challenges for designers. These challenges are due to effects, previously neglected, that become relevant at the new working nanometric scales such as the short channel effect and the increase of the gate leakage current. These effects are explained along with the solutions that have been proposed to solve them, e.g. SOI technology and the replacement of the insulator dielectric. Subsequently, the issue of electrical characterization is addressed and in Chapter 2 a description of the methodology used to identify the important parameters of the devices is presented. The goal is to perform an extensive electrical characterization, with little distortion and greater reliability, of MOSFET devices with ultra thin architecture for high speed and low power consumption applications. Furthermore, this thesis presents in Chapter 3 the experimental results obtained for FD SOI MOSFET devices and the comparison of electrical parameters of the different dielectrics utilized. Later, a discussion of the results is presented in Chapter 4 and an analysis of whether or not their behavior is in accordance with the theory and scientific literature. Finally, Chapter 5 summarizes the conclusions reached through the characterization and analysis of the electrical parameters and at the same time it evokes certain challenges and difficulties to be considered in future research.es_ES
dc.description.abstractLa tecnología MOS ha causado un enorme impacto económico y una gran expansión de diferentes áreas de la tecnología a nivel mundial (por ejemplo los teléfonos inteligentes, tabletas, laptops, memorias, entre otros), todo ello la ha posicionado como la más importante en el campo de la micro y nanoelectrónica. Esta tecnología ha mejorado en diseño y desempeño con el paso de los años y progresivamente ha disminuido las dimensiones de los dispositivos. Estos avances han implicado grandes esfuerzos de investigación para mantener una alta calidad y un bajo costo de fabricación. En el Capítulo 1 de esta tesis se examinan los fundamentos de la tecnología MOS, su clasificación, estructura y principios de funcionamiento. Las mejoras en los dispositivos y la reducción de sus dimensiones, aunque muy beneficiosos, también presentan nuevos retos para los diseñadores. Estos retos se deben a efectos, antes despreciados, que se vuelven relevantes a las nuevas escalas nanométricas de trabajo como el efecto de canal corto y el aumento de la corriente de fuga de la compuerta. Estos efectos son explicados juntamente con las soluciones que se han planteado para compensarlos, por ejemplo la tecnología SOI y el reemplazo del dieléctrico aislante. A continuación, se aborda el tema de la caracterización eléctrica y en el Capítulo 2 una descripción sobre la metodología utilizada para identificar los parámetros importantes de los dispositivos. El objetivo es realizar una extensa caracterización eléctrica, con poca distorsión y mayor fiabilidad, de dispositivos MOSFET con arquitectura ultra delgada para aplicaciones de alta velocidad y bajo consumo de potencia. Consecutivamente, esta tesis presenta en el Capítulo 3 los resultados experimentales obtenidos para dispositivos MOSFET SOI FD y la comparación de los parámetros eléctricos hallados entre los distintos dieléctricos utilizados. Posteriormente, se presenta una discusión de los resultados en el Capítulo 4 y se analiza si su comportamiento se encuentra en conformidad con la teoría y literatura científica. Finalmente, en el Capítulo 5 se sintetizan las conclusiones alcanzadas a través de la caracterización y análisis de los parámetros eléctricos extraídos, al mismo tiempo que se evocan ciertos retos y dificultades que deberán considerarse en investigaciones futuras.es_ES
dc.format.extentxiii, 66 h.es_ES
dc.language.isoespes_ES
dc.publisherQuito: USFQ, 2012es_ES
dc.rightsopenAccesses_ES
dc.rights.urihttp://creativecommons.org/licenses/by-nc-sa/3.0/ec/es_ES
dc.subjectNanotecnologíaes_ES
dc.subjectTecnología de la Informaciónes_ES
dc.subjectElectrónicaes_ES
dc.subject.otherTECNOLOGÍAes_ES
dc.titleCaracterízación eléctrica de nano-mosfets en tecnología SOIes_ES
dc.typebachelorThesises_ES
Aparece en las colecciones: Tesis - Ingeniería Eléctrica y Electrónica

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
103287.pdfTESIS A TEXTO COMPLETO2.27 MBAdobe PDFVista previa
Visualizar/Abrir


Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons Creative Commons