

UNIVERSIDAD SAN FRANCISCO DE QUITO USFQ

Colegio de Ciencias e Ingenierías

**Mejoramiento de Sistema de Medición RFCV para
Transistores Ultra Scaled
Proyecto de Investigación**

Diego Rafael Benalcázar Ruiz

Ingeniería Electrónica

Trabajo de titulación presentado como requisito
para la obtención del título de
Ingeniero Electrónico

Quito, 17 de diciembre de 2016

UNIVERSIDAD SAN FRANCISCO DE QUITO USFQ
COLEGIO DE CIENCIAS E INGENIERÍAS

**HOJA DE CALIFICACIÓN
DE TRABAJO DE TITULACIÓN**

**Mejoramiento de Sistema de Medición RFCV para Transistores Ultra
Scaled**

Diego Rafael Benalcázar Ruiz

Calificación:

Nombre del profesor, Título académico

Lionel Trojman, Ph.D

Firma del profesor

Quito, 17 de diciembre de 2016

Derechos de Autor

Por medio del presente documento certifico que he leído todas las Políticas y Manuales de la Universidad San Francisco de Quito USFQ, incluyendo la Política de Propiedad Intelectual USFQ, y estoy de acuerdo con su contenido, por lo que los derechos de propiedad intelectual del presente trabajo quedan sujetos a lo dispuesto en esas Políticas.

Asimismo, autorizo a la USFQ para que realice la digitalización y publicación de este trabajo en el repositorio virtual, de conformidad a lo dispuesto en el Art. 144 de la Ley Orgánica de Educación Superior.

Firma del estudiante:

Nombres y apellidos:

Diego Rafael Benalcázar Ruiz

Código:

00104034

Cédula de Identidad:

1003703939

Lugar y fecha:

Quito, 17 de diciembre de 2016

RESUMEN

En el presente trabajo se analiza y depura un sistema de mediciones RFCV utilizado para la caracterización de dispositivos semiconductores. El sistema se basa en una interfaz gráfica de usuario escrita en Python 2.7 que controla simultáneamente dos equipos del laboratorio de Micro y Nano Electrónica de la USFQ. Uno es un caracterizador de semiconductores (SCS) modelo Keithley K4200 y el otro un analizador de redes (VNA) modelo Agilent E5071C ENA. Ambos equipos deben funcionar de manera sincronizada para poder obtener valores de la matriz de dispersión directamente desde el VNA. El posterior procesamiento de estos datos en la aplicación permite encontrar las relaciones entre el voltaje DC aplicado en pequeña señal y las capacitancias gate-to-all C_{ga} y gate-to-channel C_{gc} . En este proyecto se trabaja sobre tres etapas del proceso. Primero, se encuentran y corrigen errores de programación y fallas en el protocolo de sincronización. Segundo, se modifica el proceso de calibración del VNA haciéndolo más confiable y eficaz. Por último, se añade una etapa de desincrustación a la aplicación que hace al proceso más completo pero que parece comprometer los resultados al utilizar el modelo en cuestión.

Palabras clave: RFCV, E5071C ENA, analizador de redes (VNA), K4200, caracterizador de semiconductores (SCS), matriz de dispersión, sincronización, calibración, desincrustación

ABSTRACT

In the present work, an RFCV measurement system used for the characterization of semiconductor devices is analyzed and debugged. The system is based on a graphical user interface written in Python 2.7 that simultaneously controls two systems from the USFQ Micro and Nano Electronics laboratory. One is a Keithley K4200 semiconductor characterization system (SCS) and the other an Agilent E5071C ENA vector network analyzer (VNA). Both devices must operate synchronously to obtain values of the scattering matrix directly from the VNA. The subsequent processing of these data in the application allows to find the relations between the DC voltage applied in small signal and the capacitances gate-to-all C_{ga} and gate-to-channel C_{gc} . This project works on three stages of the process. First, programming errors and failures in the synchronization protocol are found and corrected. Second, the calibration process of the VNA is modified making it more reliable and efficient. Finally, a de-embedding stage is added to the application which makes the process more complete but which seems to compromise the results when using the model in question.

Key words: RFCV, E5071C ENA, vector network analyzer (VNA), K4200, semiconductor characterization system (SCS), scattering matrix, synchronization, calibration, de-embedding.

TABLA DE CONTENIDO

Introducción	10
1. Caracterización de los semiconductores	10
2. El MOSFET	10
3. Parámetros S	13
4. Equipo utilizado	14
5. Aplicación desarrollada	18
Desarrollo del tema	20
1. Preámbulo	20
2. Estudio de la sincronización	20
3. Estudio de la calibración	27
4. Estudio de des-incrustación	28
5. Modelo de análisis de impedancias	32
6. Resultados	33
Conclusiones	40
Referencias bibliográficas	42
Anexo A: Configuración de los equipos	45
Anexo B: Relación entre módulos	46
Anexo C: Parámetros S	47
Anexo D: Comportamiento temporal de los comandos	48
Anexo E: Señal de entrada anterior	49
Anexo F: Estándar de calibración cs-5	50
Anexo G: Resultados a diferentes frecuencias	51

ÍNDICE DE TABLAS

Tabla 1: <i>Configuración actual de la comunicación</i>	45
Tabla 2: <i>Lista de módulos ordenados jerárquicamente</i>	46
Tabla 3: <i>Parámetros de configuración del sustrato de calibración CS-5</i>	50

ÍNDICE DE FIGURAS

Figura 1: <i>Regímenes de operación de la estructura MOS</i>	11
Figura 2: <i>Estructura física del MOSFET</i>	12
Figura 3: <i>Modelo simplificado de tres elementos de la estructura MOS</i>	12
Figura 4: <i>Esquema de un cuadripolo</i>	13
Figura 5: <i>Esquema básico de conexiones</i>	14
Figura 6: <i>Nombres y funciones de las partes del panel posterior del Agilent E5071C</i>	15
Figura 7: <i>Panel posterior del Keithley K4200</i>	16
Figura 8: <i>Esquema de conexiones al VNA utilizando puntas GSG</i>	17
Figura 9: <i>Ventana principal de la GUI desarrollada en un trabajo anterior</i>	19
Figura 10: <i>Comandos para el inicio de una medición con el Agilent E5071C ENA</i>	22
Figura 11: <i>Secuencia de código de ejecución para el VNA y el SCS</i>	23
Figura 12: <i>Análisis de la señal de entrada en función del tiempo</i>	25
Figura 13: <i>Cambio realizado en el proceso de mediciones</i>	27
Figura 14: <i>Diagrama del circuito equivalente del DUT</i>	29
Figura 15: <i>Ventana desplegada para el modo Continuo-Alterno</i>	30
Figura 16: <i>Ventana implementada para el modo Continuo-Alterno</i>	31
Figura 17: <i>Voltaje de umbral en función del tiempo de barrido</i>	33
Figura 18: <i>C_{ga} para dispositivos con canales de distintas longitudes</i>	34
Figura 19: <i>C_{gc} para dispositivos con canales de distintas longitudes</i>	35
Figura 20: <i>C_{gb} para dispositivos con canales de distintas longitudes</i>	36
Figura 21: <i>C_{ga} para dispositivos con canales de distintas longitudes a 700 MHz</i>	37
Figura 22: <i>C_{gc} para dispositivos con canales de distintas longitudes a 700 MHz</i>	38
Figura 23: <i>C_{gb} para dispositivos con canales de distintas longitudes a 700 MHz</i>	39
Figura 24: <i>Secuencia de comandos a través del tiempo</i>	48

Figura 25: <i>Fotografía de la señal de entrada anterior</i>	49
Figura 26: <i>C_{ga} para dispositivos con canales de distintas longitudes a 300 MHz</i>	51
Figura 27: <i>C_{gc} para dispositivos con canales de distintas longitudes a 300 MHz</i>	51
Figura 28: <i>C_{gb} para dispositivos con canales de distintas longitudes a 300 MHz</i>	52
Figura 29: <i>C_{ga} para dispositivos con canales de distintas longitudes a 500 MHz</i>	52
Figura 30: <i>C_{gc} para dispositivos con canales de distintas longitudes a 500 MHz</i>	53
Figura 31: <i>C_{gb} para dispositivos con canales de distintas longitudes a 500 MHz</i>	53
Figura 32: <i>C_{ga} para dispositivos con canales de distintas longitudes a 900 MHz</i>	54
Figura 33: <i>C_{gc} para dispositivos con canales de distintas longitudes a 900 MHz</i>	54
Figura 34: <i>C_{gb} para dispositivos con canales de distintas longitudes a 900 MHz</i>	55

INTRODUCCIÓN

1. Caracterización de los semiconductores

En las últimas décadas la industria de los semiconductores ha crecido considerablemente. Hoy en día los dispositivos semiconductores son los componentes fundamentales de las herramientas tecnológicas que han transformado la forma de vida en las sociedades modernas. Lo que una vez fue una industria enfocada en la fabricación de componentes para computadores, equipo industrial y militar se ha expandido hasta abarcar celulares y televisores entre otros (Keithley Instruments). Consecuentemente se requiere una constante innovación en la estructura de los dispositivos. Distintas estructuras implican nuevos retos y consideraciones para la caracterización de los dispositivos. En la actualidad, los métodos para caracterizar materiales o dispositivos semiconductores incluyen principalmente técnicas de caracterización óptica, técnicas de caracterización físico-química y técnicas de caracterización eléctrica (Keithley Instruments).

2. El MOSFET

2.1. La Estructura MOS. El nombre MOSFET proviene de su estructura básica denominada MOS ubicada entre la puerta y el sustrato. Esta estructura se compone de una capa de metal o silicio poli-cristalino ubicada sobre una capa de óxido que a su vez se encuentra sobre un sustrato de semiconductor (generalmente silicio) dopado. Según el voltaje aplicado entre la puerta y el cuerpo se identifica tres regímenes o regiones de operación.

La primera región denominada región de acumulación ocurre cuando el voltaje aplicado es menor al voltaje de banda plana V_{fb} . En esta región se produce una acumulación de portadores mayoritarios en la superficie del sustrato que limita con el óxido. La segunda región denominada región de depleción ocurre cuando el voltaje aplicado es mayor al voltaje de banda plana y menor al voltaje de umbral V_T . En esta región no se encuentran portadores

móviles en la región del sustrato cercana al óxido. Por último, la tercera región denominada región de inversión ocurre cuando se aplica un voltaje mayor al voltaje de umbral. En esta región se genera un canal formado por portadores minoritarios en el sustrato por el que se puede conducir una corriente de deriva entre la fuente y el drenaje al aplicar una diferencia de potencial entre estos dos puertos. Se considera que la región cercana al óxido cambia el tipo de su dopaje. En la siguiente figura se muestran las tres regiones de operación para un sustrato de tipo P.




Figura 1: Regímenes de operación de la estructura MOS: (a) Región de acumulación. (b) Región de depleción. (c) Región de inversión. Imagen obtenida de (Hu, 2010)

2.2. Estructura y funcionamiento del MOSFET. El transistor de efecto de campo metal-óxido-semiconductor es dispositivo semiconductor más utilizado en la industria actualmente. Es un dispositivo conformado por cuatro terminales: la puerta (G), el drenaje (D), la fuente (S) y el cuerpo o sustrato (B). Además de la estructura MOS se observan dos regiones altamente conductivas (fuente y drenaje) con el mismo tipo de dopaje que el dispositivo. La estructura de un MOSFET de tipo N en la región de inversión se muestra en la figura 2.




Figura 2: Estructura física del MOSFET. Imagen obtenida de (MacEachern, 2003)

Dentro de la zona de inversión se identifica dos regímenes de operación. El primero es el régimen lineal en el cual el voltaje entre la fuente y el drenaje es relativamente bajo. Bajo esta condición el canal se extiende desde la fuente hasta el drenaje de forma prácticamente uniforme. La corriente a través del dispositivo aumenta de manera proporcional con el voltaje aplicado entre la fuente y el drenaje. El segundo es el régimen de saturación. A medida que el voltaje fuente-drenaje aumenta la corriente se aproxima a un valor máximo. Bajo esta condición el canal se va acortando y no llega uniformemente hasta el drenaje. Este fenómeno se denomina modulación de la longitud del canal.




Figura 3: Modelo simplificado de tres elementos de la estructura MOS. Imagen obtenida de (San Andrés, y otros, 2006)

2.3. Capacitancias en el MOSFET. Si bien se puede identificar siete capacitancias extrínsecas (fuera de la estructura MOS) en pequeña señal, en este trabajo se considera solamente las capacitancias intrínsecas bajo un modelo simplificado de la

estructura MOS. Este modelo es mostrado en la figura 3. La capacitancia del dispositivo es la capacitancia gate-to-all C_{ga} y puede dividirse en dos componentes: la capacitancia de acumulación o gate-to-bulk C_{gb} y la capacitancia de inversión o gate-to-channel C_{gc} , necesarias para determinar parámetros como la movilidad en el canal. Esta relación es mostrada en la ecuación 1

$$C_{ga} = C_{gb} + C_{gc} \quad (1)$$

3. Parámetros S

Pese a que existen dispositivos diseñados específicamente para obtener la relación capacitancia-voltaje, generalmente se presenta un limitante en frecuencia. Al trabajar en alta frecuencia se puede analizar dispositivos altamente defectuosos con un canal relativamente corto. Por tanto, se considera otra aproximación es el uso de técnicas de micro-ondas, más específicamente de la matriz de dispersión o matriz-S al trabajar en pequeña señal. Para un sistema de dos puertos como el considerado en este proyecto, esta matriz está constituida por cuatro parámetros distintivos.




Figura 4: Esquema de un cuadripolo donde a_i son las señales de entrada y b_i son las señales de salida. Imagen obtenida de (Orfanidis, 2016)

Si se considera al MOSFET como un cuadripolo amplificador como el observado en la figura 4, se define a los parámetros S_{11} y S_{22} como los coeficientes de reflexión y a los parámetros S_{12} y S_{21} como los coeficientes de transmisión. De esta forma se define a la matriz S de forma que se cumpla con la ecuación 2.

$$\begin{bmatrix} b_1 \\ b_2 \end{bmatrix} = \begin{bmatrix} S_{11} & S_{12} \\ S_{21} & S_{22} \end{bmatrix} \begin{bmatrix} a_1 \\ a_2 \end{bmatrix} \quad (2)$$

Al determinar la matriz S se puede determinar la matriz de admitancia o matriz Y.

Bajo el modelo de conexiones utilizado en este trabajo con los parámetros de la matriz Y se obtiene las capacitancias C_{ga} y C_{gc} . en base a las ecuaciones 3 y 4 respectivamente. La capacitancia C_{gb} puede ser fácilmente determinada al considerar la ecuación 1.

$$C_{ga} \cong \frac{\text{Im}[Y_{11}]}{\omega} \quad (3)$$

$$C_{gc} \cong -\frac{\text{Im}[Y_{21}]}{\omega} \quad (4)$$

4. Equipo utilizado




Figura 5: Esquema básico de conexiones para la obtención de los parámetros S donde el MOSFET es representado como el dispositivo bajo prueba (DUT por sus siglas en inglés). Imagen obtenida de (Orfanidis, 2016)

Para obtener la matriz S se tiene un esquema de conexiones básico mostrado en la figura 5. En este caso el sistema es mucho más complejo que el mostrado en la figura 5 ya que se necesita de un equipo externo que provea la señal DC. La comunicación entre la PC y los equipos se realiza con una red de área local a través de Ethernet (UTP) en base al protocolo TCP/IP. Se utiliza un switch como centro de conexiones. Cada equipo es considerado como un socket o un punto listo para la conexión con una dirección IP y un puerto TCP asignados.

4.1. VNA modelo Agilent E5071C. Un analizador de redes vectoriales es un dispositivo cuya principal función es obtener los parámetros S. Justamente se incluye el término “vectorial” ya que no solo mide la amplitud sino también la fase. El modelo utilizado abarca un rango de frecuencias que va desde los 100 kHz hasta los 8.5 GHz y posee dos puertos de prueba. La conexión se realiza en el puerto para Ethernet ubicado en el panel posterior del equipo mostrado en la figura 6 (número 2). Existen dos servidores: uno que soporta SICL-LAN y otro que soporta telnet, que es el que considera al equipo como un socket. Dentro de este servidor hay dos puertos disponibles: el 23 para control conversacional y el 5025 para control desde un programa. (Agilent Technologies, 2013). En este caso se utiliza obviamente el puerto 5025. Este servidor siempre está activo por lo que se puede seguir controlando el VNA manualmente cuando está conectada a la red LAN. Se puede asignar cualquier dirección IP ya que el software del equipo se basa en Windows XP.




Figura 6: Nombres y funciones de las partes del panel posterior del Agilent E5071C. Imagen obtenida de (Agilent Technologies, 2013)

Pese a que el VNA es el único equipo necesario para la obtención de los parámetros S, se necesita de otro equipo que provea la señal DC ya que este modelo no brinda esa opción.

Para ello existe un conjunto de dos puertos de entrada BIAS que también se encuentra en el panel posterior del VNA (número 17 en la figura 6). El voltaje que entra por estos puertos pasa directamente hasta los puertos de prueba 1 y 2. El SCS tiene justamente la función de proveer este voltaje.




Figura 7: Panel posterior del Keithley K4200. Imagen obtenida de (Keithley Instruments, 2016)

4.2. SCS modelo Keithley 4200K. Un sistema caracterizador de semiconductores es un equipo altamente eficiente para la obtención de parámetros de dispositivos semiconductores. Sin embargo, ya que se trabaja en alta frecuencia, la función de este dispositivo se reduce a proveer el voltaje DC. Para ello se utilizan dos de los SMUs (unidad fuente-medición por sus siglas en inglés) que son instrumentos capaces de proveer una fuente de poder de precisión y un multímetro digital de alto desempeño que funcionan simultáneamente. Uno se utiliza como fuente de voltaje y el otro como conexión a tierra.

Entre las principales ventajas en comparación con una fuente de poder convencional, además de funcionar más eficientemente, un SMU no trabaja en dos sino en cuatro cuadrantes; puede proveer una corriente positiva y un voltaje negativo (y viceversa) simultáneamente. El modelo utilizado tiene dos SMUs en la parte trasera. El SCS se utiliza solo como la interfaz de control. A diferencia del VNA, el servidor no está siempre activo,

sino que se debe iniciar con el programa KXCI. El puerto TCP utilizado es el 1225 y la dirección IP también puede ser fácilmente establecida ya que el sistema operativo también está desarrollado sobre Windows XP. Su puede utilizar cualquiera de los dos puertos Ethernet mostrados en la figura 7 (número 6).

4.3. Conexiones y contactos. Debido a la escala de los dispositivos semiconductores no se puede hacer las conexiones directamente. Se necesita usa una estación de prueba para establecer los contactos. Es en esta estación en donde se monta la oblea de silicio que contiene los MOSFETs. Utilizando el microscopio integrado se hacen los contactos utilizando puntas previamente instaladas. Es por estas puntas que se manda la señal desde el VNA y se recibe la señal de respuesta correspondiente desde el DUT.

Las puntas utilizadas son del tipo Tierra-Señal-Tierra (GSG por sus siglas en inglés). En comparación a puntas convencionales, las ventajas de usar estas conexiones incluyen la minimización de los efectos de propagación de la señal, la preservación la impedancia de 50Ω hasta los 50 GHz y la reducción de la distorsión. Estas ventajas son producto de una diferencia en la longitud del camino de retorno de la corriente generando menos reflexión (Pantisano, y otros, 2006). El esquema de conexiones es mostrado en la figura 8. Para poder medir C_{ga} y C_{gc} se conecta la puerta al puerto 1, la fuente y el drenaje al puerto 2, que junto al sustrato están conectados a tierra.




Figura 8: Esquema de conexiones al VNA utilizando puntas GSG. Imagen obtenida de (San Andrés, y otros, 2006)

5. Aplicación desarrollada

5.1. Python 2.7. La base de la aplicación desarrollada en un trabajo previo (Santos Santacruz, 2014) es una interfaz gráfica de usuario escrita en Python 2.7. La gran ventaja de este lenguaje de programación es su versatilidad y que se presenta de forma muy intuitiva por lo que la curva de aprendizaje es relativamente corta en comparación con otros lenguajes como C++. Además, es un software libre por lo que no se requiere de ninguna licencia para correr la aplicación. El diseño de la interfaz se realizó utilizando la librería PyQt y su aplicación QtDesigner.

5.2. Lógica de programación. La lógica básica de la aplicación es el uso de señales y comandos (slots). Cuando se activa un botón en la interfaz, una señal es enviada. Esta señal puede ser asignada a cualquier objeto “callable” en Python que realiza una acción específica. Por tanto, en este proyecto se trabaja principalmente primero sobre el slot que es llamado cuando se activa la interfaz del modo continuo alterno referido al funcionamiento sincronizado del SCS y del VNA y sobre aquel referido a la calibración del VNA. La ventana principal de la GUI se muestra en la figura 9. Se utiliza la librería “socket” para establecer la comunicación con el VNA y el SCS.

5.3. Funcionamiento general de la aplicación. Una vez ejecutada la aplicación se despliega la ventana mostrada en la figura 9. Se tienen dos secciones principales. La superior está dispuesta para el SCS y la inferior para el VNA. Se establece la dirección IP y el puerto TCP asignado para ambos equipos. En la superior solo se definen el SMU que será utilizado como fuente de voltaje. El siguiente se define automáticamente como fuente de tierra. Para cada SMU se define el tipo de fuente. En este caso se elige siempre un barrido de voltaje lineal. En esta opción se define el valor inicial, el valor final y la diferencia entre cada paso. También se pone un valor máximo de corriente denominado compliance. Este valor no supera los 105 mA por seguridad del equipo.

En la parte inferior se define principalmente las frecuencias inicial y final que barre el VNA y el número de puntos o frecuencias a medir. Para cada frecuencia se hace un barrido de voltaje con el SCS. En el caso de la figura 9 la configuración establecida es para lanzar dos mediciones, una en los 100 MHz y otra en los 200 MHz. Para cada frecuencia se obtiene un barrido de 21 valores de voltaje desde -1 V hasta 1 V con una diferencia de 100 mV.




Figura 9: Ventana principal de la GUI desarrollada en un trabajo anterior.

Sobre esta aplicación se ha realizado un trabajo de análisis y depuración de los procesos de calibración, sincronización y des-incrustación

DESARROLLO DEL TEMA

1. Preámbulo

Este trabajo toma como punto de partida la aplicación descrita en la sección 5 de la introducción. Hasta este punto se había desarrollado una GUI en estado de funcionamiento para el control sincronizado de dos equipos: un VNA modelo Agilent E5071C ENA y un SCS modelo Keithley K4200. El fin de tal trabajo era la medición de capacitancias C_{ga} y C_{gc} en función del voltaje BIAS en DC para dispositivos MOSFET en base al modelo de pequeña señal. Sin embargo, los resultados generados no corresponden con los esperados. Se obtiene una curva con un comportamiento acorde a lo esperado, pero se presenta cierta dispersión. Consecuentemente se necesita investigar el funcionamiento de la aplicación en conjunto con los equipos para intentar identificar y solucionar los problemas presentes.

2. Estudio de la sincronización

2.1. Análisis inicial de la aplicación. Después de estudiar jerárquicamente la aplicación general se precedió a analizar el código relacionado al funcionamiento sincronizado de los equipos en el modo denominado “Continuo-Alternio.” Se encontró un código poco modular sin la elaboración de clases. Afortunadamente, esta poca modularidad también implica simpleza para su modificación. Otro obstáculo encontrado fue la poca “limpieza” del código de toda la aplicación. Se hallaron variables sin utilizar, ausencia de comentarios y principalmente varios módulos creados sin una función directa en la aplicación, utilizados como prueba pero que no fueron eliminados oportunamente. Esto dificultó mucho el trabajo inicial. Además, el IDE utilizado (Eclipse con Pydev) detectó pequeños errores de programación que se presume no habían influido sobre el funcionamiento de la misma.

2.2. Simulación de los servidores. La primera aproximación fue analizar los mensajes enviados por la aplicación. Para ello se ideó la elaboración de dos servidores que simplemente hicieran eco y almacenaran los comandos recibidos. Al no encontrar software libre especializado en esta tarea se creó dos máquinas virtuales con Windows XP en las que se escribió el código correspondiente utilizando la librería socket.py para comunicación TCP/IP.

El software utilizado para crear estos servidores fue Oracle VM Virtualbox que permite conectar automáticamente los adaptadores de red de los computadores simulados con otro adaptador creado específicamente para esta tarea a través de una red interna. Se comprobó que los comandos enviados eran los que se esperaban. Posteriormente se utilizó el programa Wireshark para ver que estos comandos también eran enviados a los equipos. Este programa permite registrar todos los paquetes que pasan a través de un adaptador de red. La secuencia de comandos recibidos fue analizada y su sintaxis fue comparada con aquella registrada en el manual de programación correspondiente. Mientras el VNA utiliza un set de comandos estándar, el SCS utiliza una sintaxis de comandos propia.

2.2.1. Comandos SCPI. Los comandos estándar para instrumentos programables (SCPI por sus siglas en inglés) son un conjunto de instrucciones que definen un estándar para la sintaxis en secuencias de control de una gran variedad de instrumentos. El Agilent E5071C ENA utiliza este estándar para su control desde un punto remoto. Mucho de estos comandos están cargados en la aplicación.

La secuencia de comandos era adecuada en términos generales. Se comprobó este hecho con el programa “Keysight Command Expert” que permite validar cada paso. Sin embargo, al analizar la documentación correspondiente se encuentra la tabla mostrada en la figura 10.

An external controller can trigger the instrument by using one of the following three commands:

Command	Can *OPC? command be used to wait for end of sweep?	Applicable trigger source
*TRG	No	Bus trigger only
:TRIG		External trigger Bus trigger
:TRIG:SING	Yes	Manual trigger

Figura 10: Comandos para el inicio de una medición con el Agilent E5071C ENA.

Para iniciar la medición con el VNA se utilizaba el comando “*TRG.” A su vez, para revisar el estado del equipo se utiliza el comando “*OPC?.” En la figura 10 se especifica claramente que el comando “*OPC?” no puede ser utilizado para verificar el fin del barrido cuando se utiliza el comando “*TRG.” Por lo tanto, se procedió a reemplazar este último por “:TRIG:SING.”

2.3. Análisis temporal. Lo siguiente fue analizar el comportamiento de la aplicación respecto al tiempo. Para analizar la sincronización de la aplicación se utilizó la librería trace.py. Se introduce el código general de la aplicación en una función y se la introduce dentro de un lazo trace. Esto permite hacer un rastreo temporal sobre la misma. Se registra y muestra el tiempo transcurrido desde el inicio del proceso general hasta cada línea de código ejecutada. La figura 11 resume el comportamiento de la aplicación en función del tiempo transcurrido con un caso real y los cambios correspondientes realizados




Figura 11: Secuencia de código de ejecución para el VNA y el SCS

El control temporal del código se basa en el uso de hilos de programación utilizando las librerías `thread.py` y `threading.py`. En primer lugar, se debe presumir que los tiempos de configuración son diferentes para el SCS y para el VNA. Después de enviar el comando para el VNA se enviaba instantáneamente el comando para el inicio de las mediciones. Ninguno de estos dos factores era considerado por lo que se agregó un lazo de validación del estado del VNA con el comando *OPC.

En segundo lugar, el punto esencial de la sincronización es que ambos componentes de la señal de entrada (AC y DC) sean enviados desde el mismo momento inicial siendo el tiempo de generación de la señal AC, para cada frecuencia, múltiplo del tiempo de la señal DC según el número de valores BIAS especificados. Los comandos de inicio de medición no eran enviados simultáneamente. Se enviaba primero el del VNA y después de aproximadamente 1 segundo el del SCS. La razón de esta brecha es que también se enviaba un lazo de verificación de estado del VNA después del comando de inicio de medición del VNA, lo cual significaba que no se iniciaba la medición con el SCS hasta que el VNA

respondía al comando “*OPC?” Para resolver este inconveniente se movió el lazo de verificación al punto anterior como se explicó anteriormente y el comando del SCS a antes del primer comando join(). Este comando espera hasta que todos los lazos de programación ejecutándose terminen antes de seguir con el programa.

Además de los cambios en el comportamiento temporal se mejoró otros aspectos de la aplicación para este modo.

- Se agregaron dos comandos para asegurarse de establecer en cero el tiempo de retraso de ambos equipos. Este es el tiempo entre la recepción del comando de inicio de medición y el inicio de la misma.
- Se agregó una sección de código para graficar automáticamente las curvas capacitancia-voltaje para cada frecuencia sin necesidad de un programa externo. Así se agiliza en gran medida el procesamiento de datos.
- Se agregó una sección para graficar automáticamente cualquier parámetro calculado para cada frecuencia sin necesidad de un programa externo
- Se dejó de almacenar las mediciones del SCS ya que no son necesarias para este modo.

2.4. Análisis de la señal de entrada. Antes de iniciar mediciones con el DUT se intenta observar la señal de entrada para asegurarse de que la sincronización es efectuada correctamente. Pese a considerar técnicas más complejas como el uso de la transformada inversa de Fourier o el análisis en el dominio de Laplace se encuentra el uso de un osciloscopio como la opción más adecuada. Para cada frecuencia se analizó la señal para valores de BIAS entre 1 y 3 V con una diferencia de 1 V para cada medición y con un lapso de 0.5 s para cada valor de BIAS. Se llegó a las siguientes conclusiones.

- El valor DC se pierde parcialmente cuando la impedancia del osciloscopio está acoplada a 50 Ω . Este hecho se observa claramente en la figura 12

- El valor DC no se pierde cuando el osciloscopio se encuentra en alta impedancia.




Figura 12: Análisis de la señal de entrada en función del tiempo. (a) Señal anterior. (b) Señal actual

La pérdida de valor de voltaje BIAS para un sistema de 50Ω se debe al nivel de compliance. Cuando este nivel es relativamente bajo, el voltaje BIAS suministrado está limitado y como se observa en la figura 12 se envía aproximadamente 2.5 V en vez de 3.0 V . Esto implica una importante fuente de error ya que se asignaba una capacitancia a un error erróneo de voltaje. Por lo tanto, se cambió el valor de compliance de 50 a 100 mA y se alcanzó un mejor desempeño. Sin embargo, todavía se pierde una pequeña cantidad de voltaje; consecuentemente se concluye que para cada valor de compliance se debe obtener una regresión que dé los verdaderos valores de voltaje enviados al DUT utilizando el osciloscopio. Para un compliance de 100 mA esta relación se expresa en la ecuación 5.

$$V_{exp} = 0.9435V_{teo} + 0.0038 \quad (5)$$

Por otra parte, en el análisis temporal de la figura 12 se observa que en la versión anterior de esta parte de la aplicación se empieza a enviar una señal AC antes de empezar a enviar una señal DC como se presumía. Por lo tanto, también se enviaba una señal DC sin componente AC al final de la medición. Este error se magnifica cuando el tiempo de cada

valor DC es menor. Se corrigió este error de sincronización. Ambos componentes de la señal inician simultáneamente.

2.5. Cambio en el proceso de medición. Sin embargo, al lanzar el proceso varias veces se observó que los tiempos de cada aparato no eran exactos. Es decir que, pese a que el SCS y el VNA están ambos configurados para funcionar, por ejemplo, durante 1.5 segundos en total, el VNA funciona por un poco más de tiempo. Además, la sincronización está limitada al tiempo de respuesta de los aparatos. A veces el componente AC se empezaba a enviar ligeramente antes que el DC y viceversa.

Para solucionar los problemas recién mencionados se establecieron dos cambios representados en la figura 13:

- No considerar el valor inicial y el valor final de BIAS ya que pueden estar sujetos a errores. Por ejemplo, si se miden valores de 1 a 5 V con diferencias de 1 V, no se considera los resultados para 1 y para 5 V. Si se necesitan medir con estos valores se puede enviar un rango de valores más grande, por ejemplo, de 0 a 7 V. Por lo tanto, se hizo el cambio correspondiente en el código para que esto suceda automáticamente. Si el usuario establece una medición entre 1 y 5 V con pasos de 1 V, el programa envía un rango de 0 a 7 V y al final considera solo los resultados obtenidos entre el rango especificado por el usuario.
- Realizar más de una medición por cada valor de BIAS utilizando el factor de resolución introducido previamente y tomar en cuenta solo las mediciones centrales (representadas con azul en la figura 13). De esta forma nos aseguramos que no se asignen las mediciones de otros valores BIAS. Si solo se realiza una medición es posible que esta medición se realice antes de que el valor de BIAS efectivamente cambie.




Figura 13: Cambio realizado en el proceso de mediciones

2.6. Cambio en las mediciones del VNA. Dentro de la aplicación es posible realizar mediciones solo con el VNA y solo con el SCS. Después de hacer una medición solo con el VNA, el equipo devolvía un error de inicialización de estado. La causa detectada es que dentro de este modo de operación se establece el inicio continuo de las mediciones. Por lo tanto, se genera una contradicción al intentar establecer este modo en discontinuo y lanzar las mediciones con un comando. Se hizo el cambio respectivo en el código para que se lanza solo una medición con el modo de funcionamiento independiente del VNA.

3. Estudio de la calibración

La calibración del VNA es un paso fundamental. Sin ella, los datos no pueden ser obtenidos correctamente. Al intentar realizar este paso desde la aplicación se observaron dos inconvenientes. En primer lugar, la calibración inicial no se realizaba correctamente si era el primer paso en ser realizado. La calibración se realiza para el rango de frecuencias en que se ha de realizar las mediciones. Este rango no era establecido. Por lo tanto, se hizo las modificaciones respectivas en el código de la aplicación para que estos parámetros, junto al número de puntos y el formato de visualización, sean obtenidos automáticamente desde la interfaz antes de empezar con el proceso de calibración. Ya no es necesario establecer estos

comandos manualmente como se estaba haciendo previamente. El segundo inconveniente surgió al analizar el proceso de calibración.

3.1. Sustrato de calibración modelo Picoprobe CS-5. El sustrato de calibración es un dispositivo que permite calibrar los puertos del VNA. Dentro de los valores que se estaban ingresando como referencia en el VNA se incluye uno relacionado al medio de transmisión. Este puede ser uno de dos tipos y en el trabajo anterior se lo había establecido como guía de onda. Sin embargo, al contactar al fabricante, se nos expresó que el medio era coaxial por lo que se corrigió este error.

3.2. Calibración SOLT. La calibración SOLT es la utilizada en este trabajo. El método de calibración es Full-2-Port que calibra los cuatro parámetros entre los dos puertos del VNA. La calibración SOLT incluye cuatro estándares de conexión diferentes: Short, Open, Load y Through. La lógica general es en primer lugar ingresar los valores de referencia en el VNA. Estos valores son dados por el fabricante del sustrato. Luego se procede a realizar mediciones en el sustrato. El VNA compara los resultados de estas mediciones con las referencias ingresadas y determina un coeficiente de corrección para cada estándar.

La aplicación está diseñada para realizar la calibración en un solo canal o en cuatro canales distintos. Anteriormente se estaba utilizando una calibración de cuatro canales definiendo uno de los cuatro parámetros S en cada canal. Esto es inadecuado ya que en el modo continuo-alterno se trabaja en un solo canal con los cuatro parámetros. La calibración en un solo canal se limitaba a la definición de un solo parámetro S. Se modificó el código para que al realizar la calibración en un solo canal se definan los cuatro parámetros S en el mismo canal.

4. Estudio de des-incrustación.

Cuando se trabaja con obleas, además del proceso de calibración que establece una referencia para las mediciones existe otro proceso de corrección de errores que se debe

considerar. El proceso de des-incrustación o de-embedding en inglés sirve para considerar los efectos parásitos que afectan negativamente a las mediciones. Al medir los parámetros del DUT no se está midiendo exactamente los parámetros del transistor sino del transistor incrustado o rodeado por parásitos en serie y en paralelo. Esta consideración es hecha previamente por Koolen y otros en 1991 y representada en la figura 14.




Figura 14: Diagrama del circuito equivalente del DUT al considerar los parásitos en paralelo Y_{p1} , Y_{p2} , Y_{p3} debido a las “bonding pads” y los parásitos en serie Z_{L1} , Z_{L2} , Z_{L3} y en paralelo Y_{lp1} , Y_{lp2} , Y_{lp3} debido a las líneas de interconexión. Imagen obtenida de (Koolen, Geelen, & Versleijen, 1991)

Por lo tanto, para obtener los parámetros Y de transistor se debe hacer más de una medición sobre el DUT. Se debe hacer también mediciones en Short y en Open y de esta forma implementar la ecuación 6 desarrollada por (Koolen, Geelen, & Versleijen, 1991) donde los parámetros del transistor son representados por la variable Y_{trans} . También es importante considerar que además de la medición convencional en Open se puede opcionalmente realizar otra Y_{bond} considerando solamente la contribución de las “bonding pads.” Si no se desea realizar esta medición y por tanto no considerar los parásitos en paralelo debido a las interconexiones Y_{bond} es igual a cero y α sea igual a 1. “ α es un factor de peso

que distribuye los parásitos en paralelo a través del inicio y del final de la línea (Koolen, Geelen, & Versleijen, 1991).”

$$Y_{trans} = \left(\left(Y_{dut} - \alpha(Y_{open} - Y_{bond}) \right)^{-1} - \left(Y_{short} - \alpha(Y_{open} - Y_{bond}) \right)^{-1} \right)^{-1} - (1 - \alpha)(Y_{open} - Y_{bond}) \quad (6)$$

Esta etapa no estaba implementada en la aplicación por lo que se procedió a añadirla.

4.1. Implementación del de-embedding en la aplicación. El añadir un proceso de des-incrustación implica un re-estructuración completa del modo continuo-alterno. Antes se realizaba solo una medición. Ahora es necesario poder realizar cuatro: DUT, short, open y bond (medición opcional). También se agregó una quinta opción para poder seguir realizando mediciones sin considerar el proceso de des-incrustación que a su vez sirve como método de control. Una vez elegida la opción de modo continuo-alterno en el menú de la ventana principal se despliega la ventana mostrada en la figura 15.




Figura 15: Ventana desplegada para el modo Continuo-Alterno

En esta ventana se especifica el SMU que será utilizado como fuente de voltaje y el tiempo que se demora en cada paso. Anteriormente solo se iniciaban las mediciones con el botón “Measure.” Ahora es necesario poder hacer hasta cinco mediciones distintas. Por lo

tanto, en vez de iniciar las mediciones se despliega una ventana que ha sido diseñada con QtDesigner; esta ventana es mostrada en la figura 16.




Figura 16: Ventana implementada para el modo Continuo-Alterno

La interfaz desarrollada permite realizar cualquier medición en cualquier orden. Desde un inicio se puede lanzar una medición sin de-embedding y un short o un “Open Device”. Después de medir al menos una vez un Open Device y un Short el botón que permite lanzar una medición con de-embedding se activa. Este botón está bloqueado en un inicio ya que no se han realizado las mediciones necesarias.

Como se explicó con anterioridad la medición del Open Pad es opcional. Si no se lanza esta medición se puede lanzar la medición con de-embedding. En tal caso el valor de Y_{bond} en la ecuación 6 es una matriz de ceros y α tiene un valor igual a 1 por lo que el tercer término de esta ecuación se elimina. Si se lanza esta opción y posteriormente se lanza la medición con de-embedding Y_{bond} obviamente ya habrá adquirido un valor y el valor de α cambia a 0.5. Además, se puede volver a realizar cualquiera de las tres mediciones que se toman en cuenta para la medición con de-embedding. La aplicación toma en cuenta la última medición realizada con cualquiera de estas tres opciones y recalcula la des-incrustación. De

igual forma que para el caso sin des-incrustación, en el caso con de-embedding también genera un gráfico con las relaciones entre C_{ga} y C_{gc} con el voltaje.

5. Modelo de análisis de impedancias

En este proyecto se utiliza el modelo descrito por las ecuaciones 3 y 4 en el cual se obtienen los valores de capacitancia directamente desde la matriz de admitancia. Sin embargo, existen otros modelos que pueden ser considerados para obtener el valor de C_{ga} . Uno de ellos es el detallado en (Pantisano, y otros, 2006). En este caso se vuelve a considerar el modelo de la estructura MOS de la figura 3. Sin embargo, ahora se busca determinar los valores de R_{DT} y R_{series} para cada valor de voltaje. Para ello se hace un barrido de frecuencias, para un voltaje determinado, y para cada frecuencia se obtiene el valor de la impedancia de entrada Z_{in} del DUT. Este valor es igual a Z_{11} que puede ser obtenido conociendo los parámetros S. Posteriormente se puede obtener el valor de R_{DT} y R_{series} utilizando métodos numéricos. Una vez conocidos estos valores para cada valor de voltaje se procede a determinar el valor de C_{ga} utilizando la ecuación 7 (Pantisano, y otros, 2006).

$$\text{Real}[Z_{in}] = \frac{R_{series} + R_{DT} + \omega^2 C_{ga}^2 R_{series} R_{DT}^2}{1 + \omega^2 C_{ga}^2 R_{DT}^2} \quad (7)$$

A diferencia del modelo anterior, en este caso es necesario realizar un barrido de frecuencias grande desde el orden de los kHz hasta los GHz. Por lo tanto, no es eficiente el obtener una curva capacitancia-voltaje para todas las frecuencias ya que los gráficos no serían comprensibles. Consecuentemente, se ha decidido modificar el código de forma que se guarde una matriz en la que cada columna represente los valores de voltaje obtenidos para una frecuencia específica. De esta forma es incluso más sencillo obtener los valores de las resistencias. La información de esta matriz puede ser fácilmente importada y procesada en Python o por otras herramientas como MATLAB. Se ha aumentado un módulo llamado “AnalisisImpedancia.py” que contiene todas las herramientas ya programadas para hacer los

diferentes análisis de esta información como sucede en (Pantisano, y otros, 2006). El análisis de este modelo se limita a obtener esta matriz cuya información se recomienda analizar en trabajos futuros.

6. Resultados

En primer lugar, se analizó si existe alguna influencia del tiempo de barrido sobre los resultados obtenidos. Para ello se realizaron varias mediciones sobre un dispositivo con un canal de dimensiones de $10 \times 10 \mu\text{m}$ para diferentes tiempos de barrido. En cada caso se determinó el voltaje de umbral, ubicado en el punto en que se maximiza la primera derivada de la capacitancia C_{gc} . Los resultados obtenidos son mostrados en la figura 17. Se observa claramente que el valor del voltaje de umbral no cambia con el tiempo de barrido; sin embargo, el utilizar tiempos de barrido bajos genera una mayor probabilidad de error en la respuesta implicando una menor precisión y exactitud. Esto se traduce en curvas más suaves. Otra observación a tomar en cuenta es el diferente valor del voltaje de umbral para diferentes frecuencias.




Figura 17: Voltaje de umbral en función del tiempo de barrido para un dispositivo con un canal de $10 \times 10 \mu\text{m}$

A continuación, se analizaron las capacitancias de varios dispositivos con canales de distintas longitudes. Se realizaron mediciones a 100 y a 200 MHz desde -1.7 V hasta 1.5 V como valores de BIAS con pasos de 0.1 V. A medida que la longitud se hace más pequeña se obtiene menor precisión para este rango de frecuencias por lo que las curvas se vuelven menos suaves. Para contrarrestar este efecto se aplica un método de suavización de curvas previamente implementado en MATLAB consistente en una regresión lineal local utilizando mínimos cuadrados ponderados y un modelo polinomial de primer grado. La función de pesos utilizada está dada por la ecuación 8 donde x es el valor del predictor, x_i son los vecinos más cercanos de x y $d(x)$ es la distancia entre x y el x_i más lejano dentro del intervalo de regresión. Los resultados obtenidos normalizados respecto al área son mostrados en las figuras 18, 19 y 20.

$$w_i = \left(1 - \left|\frac{x - x_i}{d(x)}\right|^3\right)^3 \quad (8)$$




Figura 18: C_{ga} para dispositivos con canales de distintas longitudes. (a) 100 MHz. (b) 200 MHz

En la figura 18 se observa claramente que la capacitancia es menor en dispositivos con dimensiones más grandes. La capacitancia intrínseca se divide en dos capacitancias. La primera se debe a la región de acumulación y la segunda a la región de inversión. En la figura 19 se muestra la correspondiente a la región de inversión.




Figura 19: C_{gc} para dispositivos con canales de distintas longitudes. (a) 100 MHz. (b) 200 MHz

En la capacitancia de inversión se observa que la capacitancia también disminuye con el aumento de las dimensiones del canal del dispositivo. Otro fenómeno que se puede observar es que a medida que las dimensiones disminuyen se presenta con mayor fuerza el efecto de las capacitancias de superposición haciendo que en la región de acumulación la capacitancia no sea constante sino que se genere una pendiente. Se observa también el comportamiento esperado ya que la capacitancia de inversión no debe aparecer hasta que el voltaje aplicado se acerca al voltaje de umbral. La otra capacitancia constituyente es la capacitancia de acumulación mostrada en la figura 20.




Figura 20: C_{gb} para dispositivos con canales de distintas longitudes. (a) 100 MHz. (b) 200 MHz

El comportamiento es el esperado. La capacitancia es más alta antes de acercarse al voltaje de umbral. A diferencia de lo que sucede anteriormente se tiene valores de capacitancia más grandes para los dispositivos más grandes. Para analizar más profundamente el efecto de la frecuencia se realizó mediciones para frecuencias de hasta 900 MHz y con un rango de barrido que va desde -2.2 V hasta 1.7 V. Los resultados obtenidos son mostrados en las figura 21, 22 y 23.




Figura 21: C_{ga} para dispositivos con canales de distintas longitudes a 700 MHz

En la figura 21 se puede entender más claramente la dependencia de la capacitancia con la frecuencia. Para ciertas dimensiones, en especial para aquellas más grandes la capacitancia se reduce en las zonas de acumulación e inversión. Este efecto no es tan pronunciado para el dispositivo de $0.13\ \mu\text{m}$. El utilizar una frecuencia demasiado alta también puede generar efectos parásitos.




Figura 22: C_{gc} para dispositivos con canales de distintas longitudes a 700 MHz

La capacitancia de inversión es afectada por la frecuencia como era de esperarse. Para expresar el comportamiento respecto al cambio en la frecuencia se debe considerar la ecuación 9 retomando el modelo de la figura 3 (Schmitz, y otros, 2003). Sin embargo esta no es la causa ya que R_{well} ha sido diseñada para las dimensiones de cada dispositivos.

$$f \ll \frac{1}{2\pi R_{well} C} \quad (9)$$




Figura 23: C_{gb} para dispositivos con canales de distintas longitudes a 700 MHz

En el caso de la capacitancia de acumulación también se presenta una depresión de la capacitancia con el aumento de la frecuencia. También se determinó el voltaje de umbral que en general está alrededor de los 0.5 V.

CONCLUSIONES

En este proyecto se ha trabajado sobre una aplicación diseñada para la caracterización de dispositivos semiconductores, más específicamente transistores de efecto de campo altamente defectuosos. Para ello se utiliza una técnica RFCV basada en el uso sincronizado de un VNA modelo Agilent E5071C y un SCS modelo Keithley K4200. Se ha trabajado sobre tres etapas principalmente. En primer lugar se realiza un estudio de la sincronización de los equipos utilizando un rastreo temporal. Se ha logrado corregir los errores identificados y se ha confirmado el correcto funcionamiento de la aplicación conectado el VNA a un osciloscopio. Se ha observado que se está enviando una señal compuesta por un componente DC y otro AC de manera correcta en el dominio del tiempo. En cierto punto este proceso se ve limitado por el tiempo de respuesta de los equipos utilizados que no son siempre constantes.

Posteriormente se ha trabajado en la etapa de calibración. Se ha corregido el funcionamiento de esta etapa que previamente no funcionaba correctamente. Esta etapa se puede utilizar sobre cuatro canales aunque se puede trabajar de forma más eficiente calibrando solamente uno. En primera instancia, se ha confirmado el correcto funcionamiento realizando mediciones en open.

Por último se ha implementado un sistema de des incrustación para lo cual se ha cambiado completamente la estructura de la aplicación sin comprometer su funcionamiento previo, sobre el cual también se han hecho mejoras específicas que permiten un mejor y más rápido funcionamiento. Estas mejoras incluyen la obtención automática de las curvas C-V, la posibilidad de implementación de un nuevo modelo para la obtención de C_{ga} y la corrección de ciertos parámetros y comandos utilizados. Se ha comprobado la correcta implementación del modelo de de-embedding pero al parecer esto implica un comprometimiento de los

resultados por lo que se presume que el modelo implementado no es aplicable a los dispositivos en estudio.

Se debe considerar limitaciones como los cables utilizados para conectar el VNA con el dispositivo de prueba y la estructura de los dispositivos analizados que en ciertos casos no soportan altas frecuencias. Estas limitaciones junto a la imposibilidad de implementar el proceso de de-embedding se traducen en cierta dispersión observada en las curvas C-V mostradas en la sección de resultados. En un trabajo posterior nos podemos enfocar en trabajar sobre des incrustación ya que ahora ya se tiene certeza de que la aplicación está funcionando correctamente.

REFERENCIAS BIBLIOGRÁFICAS

Agilent Technologies. (Mayo de 2013). *Agilent E5071C ENA Network Analyzer Help*.

Obtenido de <http://ena.support.keysight.com/e5071c/manuals/webhelp/eng/>

Agilent Technologies. (s.f.). De-embedding and Embedding S-Parameter Networks Using a Vector Network Analyzer.

Agilent Technologies. (s.f.). Network Analyzer Basics.

Cejer, M. A., Tucker, L. J., & Weng, L. (s.f.). Choosing the Optimal Source Measurement Unit Instrument for your Test and Measurement Application.

Garzón, E. (Mayo de 2016). Desarrollo de Medición RFCV para Transistor Ultra Scaled. Quito, Pichincha, Ecuador.

Garzón, E., Sánchez, F., Prócel, L. M., & Trojman, L. (2016). Remote Control of VNA and Parameter Analyzer for RFCV Measurements Using Python. *IEEE Xplore*.

Hoffmann, K., & Skvor, Z. (Diciembre de 1998). A Novel Network Analyzer. *IEEE Transactions on Microwave Theory and Techniques*, 46(12), 2520-2523.

Hu, C. (2010). *Modern Semiconductor Devices for Integrated Circuits*. California, E.E.U.U.: Prentice Hall.

Keithley Instruments. (Abril de 2016). Model 4200-SCS Semiconductor Characterization System Reference Manual.

Keithley Instruments. (Abril de 2016). Model 4200-SCS Semiconductor Characterization System User's Manual.

Keithley Instruments. (s.f.). Evolving Semiconductor Characterization and Parametric Test Solutions for the Evolving Semiconductor Industry. Cleveland, Ohio, E.E.U.U.

- Koolen, M. C., Geelen, J. A., & Versleijen, J. G. (1991). An Improved De-embedding Technique for On-Wafer High-Frequency Characterization. *Bipolar Circuits and Technology Meeting 8.1.*, (págs. 188-191). Eindhoven.
- Lutz, M. (2010). *Programming Python* (Cuarta ed.). (J. Steele, Ed.) Sebastopol, California, E.E.U.U.: O'Reilly.
- Lutz, M. (2013). *Learning Python* (Quinta ed.). (R. Roumeliotis, Ed.) Sebastopol, California, E.E.U.U.: O'Reilly.
- MacEachern, L. (2003). *MOSFET FUNDAMENTALS*. Obtenido de http://www.doe.carleton.ca/~len/477W2003/LectureNotes/January_10_2003.pdf
- Oliphant, T. (2007). Python for Scientific Computing. *Computing in Science and Engineering*, 10-20.
- Orfanidis, S. J. (2016). *Electromagnetic Waves and Antennas*.
- Pantisano, L., Ramos, J., San Andrés Serrano, E., Roussel, P. J., Sansen, W., & Groeseneken, G. (2006). A Comprehensive Model to Accurately Calculate the Gate Capacitance. *IEEE Access*, 222-225.
- San Andrés, E., Pantisano, L., Ramos, J., Severi, S., Trojman, L., De Gendt, S., & Groeseneken, G. (Septiembre de 2006). RF Split Capacitance-Voltage Measurements of Short-Channel and Leaky MOSFET Devices. *IEEE Electron Device Letters*, 27(9), 772-774.
- Santos Santacruz, J. P. (Mayo de 2014). Desarrollo de una Interfaz Gráfica Remota para un Caracterizador de Semiconductores y un Analizador de Redes. Quito, Pichincha, Ecuador.

Schmitz, J., Cubaynes, F. N., Havens, R. J., de Kort, R., Scholten, A. J., & Tiemeijer, L. F.

(Enero de 2003). RF Capacitance-Voltage Characterization of MOSFETs with High Leakage Dielectrics. *IEEE Electron Device Letters*, 24(1), 37-39.

Schroder, D. (2006). *Semiconductor material and device characterization*. Hoboken: Wiley-Interscience.

Takács, B., Holaza, J., Stevek, J., & Kvascica, M. (2015). Export of Explicit Model Predictive Control to Python. *International Conference on Process Control (PC)*.

ANEXO A: CONFIGURACIÓN DE LOS EQUIPOS

Como se mencionó anteriormente, las direcciones IPv4 pueden ser fácilmente establecidas en los equipos. El único requisito es que todos se encuentren en la misma subred; por tanto, también hay que considerar la máscara de subred. Los puertos TCP no deben ser cambiados ya que especifican un protocolo específico. En la parte superior e inferior de la ventana principal de la interfaz existe un recuadro en el que se debe introducir la dirección IP y el puerto en el formato del protocolo Telnet dirección_IP: puerto_TCP, por ejemplo 192.168.0.1:24. La configuración establecida actualmente es resumida en la tabla 1.

Tabla 1
Configuración actual de la comunicación

<u>Equipo</u>	<u>Dirección IP</u>	<u>Puerto</u>	<u>Máscara de subred</u>
Keithley K4200	192.168.0.10	1225	255.255.255.0
Agilent E5071C ENA	192.168.0.11	5025	255.255.255.0
PC de control	192.168.0.12	-	255.255.255.0

ANEXO B: RELACIÓN ENTRE MÓDULOS

La aplicación general está conformada por 44 módulos. Muchos de ellos son simples y poco complejos. Sin embargo, otros importan clases y funciones. Por lo tanto, es complicado empezar a estudiar la aplicación a menos que se proceda de forma jerárquica. Para iniciar el estudio en este proyecto se ordenó las aplicaciones de esta manera como se muestra en la tabla 2. Se muestra el nombre del módulo, su ubicación y su nivel de jerarquía asignado. Los módulos de nivel 1 no heredan de ningún módulo desarrollado en esta aplicación. Los módulos de nivel 2 importan de módulos de nivel 1 y los de nivel 3 importan de módulos de nivel 1 y 2 y así sucesivamente.

Tabla 2

Lista de módulos ordenados jerárquicamente

<u>Módulo</u>	<u>Ubicación</u>	<u>Nivel</u>	<u>Módulo</u>	<u>Ubicación</u>	<u>Nivel</u>
CommandExecutor	lib	1	funcs	lib.util	2
CurrentVoltage	lib.util	1	SourceMode	lib.util	2
Enum	lib.util	1	SourceType	lib.util	2
limits	lib.util	1	SweepType	lib.util	2
SlaveMaster	lib.util	1	VnaEnums	lib.util	2
SMUType	lib.util	1	RiHandlers	gui	3
SourceFunction	lib.util	1	K4200	lib	3
AnálisisImpedancia	gui	1	SMU	lib	3
MedicionesContinuo Alterno	gui	1	Vna	lib	3
Calibration	gui	1	VnaChannel	lib	4
CalPresets	gui	1	SMUConstant	lib	4
ConAlt	gui	1	SMUList	lib	4
Keithley	gui	1	SMUStep	lib	4
Ri	gui	1	SMUSweep	lib	4
SubUi	gui	1	CalHandlers	gui	5
utils	gui	1	ConAltMeasure	gui	5
DataTransformers	lib.util	1	MeasureHandler	gui	5
plotter	lib.util	1	PresetHandlers	gui	5
TestServer	lib.util	1	VnaMeasure	gui	5
LayoutUtil	gui	2	ConAltHandlers	gui	6
MenuHandlers	gui	2	Handlers	gui	7
SocketExecutor	lib	2	app	Aplicación Principal	
VisaExecutor	lib	2			

ANEXO C: PARÁMETROS S

Como se mencionó anteriormente la base del funcionamiento del VNA es el cálculo de los parámetros S. Retomando la figura 4 se tiene la definición de ondas viajeras para una impedancia característica Z_0 que en este proyecto siempre es igual a 50Ω . Esta información ha sido obtenida de (Orfanidis, 2016).

$$a_1 = \frac{V_1 + Z_0 I_1}{2\sqrt{Z_0}} \quad (10)$$

$$b_1 = \frac{V_1 - Z_0 I_1}{2\sqrt{Z_0}} \quad (11)$$

$$a_2 = \frac{V_2 - Z_0 I_2}{2\sqrt{Z_0}} \quad (12)$$

$$b_2 = \frac{V_2 + Z_0 I_2}{2\sqrt{Z_0}} \quad (13)$$

Una vez que se han obtenido los parámetros S se debe hacer las transformaciones necesarias para obtener la matriz de admitancia. Para ello se utiliza las ecuaciones 14 y 15

$$Z = (I - S)^{-1}(I + S)Z_0 \quad (14)$$

$$Y = Z^{-1} \quad (15)$$

Otra forma de expresar la ecuación 14 está dada por la ecuación 16 donde el determinante D_s está dado por la ecuación 17

$$Z = \frac{Z_0}{D_s} \begin{bmatrix} (1 + S_{11})(1 - S_{22}) + S_{12}S_{21} & 2S_{12} \\ 2S_{21} & (1 - S_{11})(1 + S_{22}) + S_{12}S_{21} \end{bmatrix} \quad (16)$$

$$D_s = \det(I - S) = (1 - S_{11})(1 - S_{22}) - S_{12}S_{21} \quad (17)$$

ANEXO D: COMPORTAMIENTO TEMPORAL DE LOS COMANDOS

En la figura 11 se muestra el comportamiento temporal del modo Continuo-Alterno. En la figura 24 se muestra los comandos que delimitan este comportamiento obtenidos al correr el mismo trace.




Figura 24: Secuencia de comandos a través del tiempo

ANEXO E: SEÑAL DE ENTRADA ANTERIOR

Como se explica en el desarrollo del tema, antes existía un error de sincronización. Sin embargo, en dicha figura el tiempo para cada valor de voltaje es igual a 0.5 segundos por lo que este error no es fácil de observar al graficar la información en un programa como MATLAB. En la figura 25 se muestra una fotografía obtenida directamente del osciloscopio, pero para un tiempo de 0.1 segundos.




Figura 25: Fotografía de la señal de entrada anterior

El barrido enviado va desde 1 a 3 V con pasos de 1 V por lo que se esperaría ver tres valores de voltaje DC con componente AC. Como se observa claramente este no es el caso. Por una parte, se ve que se empieza a enviar un componente AC cuando el voltaje DC es todavía cero voltios. Por otro lado, se ve que el error recién mencionado implica que el voltaje AC se deje de enviar antes por lo que se envía solo componente DC por un lapso de tiempo. Estos errores han sido corregidos en este trabajo.

ANEXO F: ESTÁNDAR DE CALIBRACIÓN CS-5

Cada set de calibración tiene un conjunto de valores que debe ser introducido en el VNA. El set utilizado es el CS-5 y los parámetros específicos son mostrados en la tabla 3

Tabla 3

Parámetros de configuración del sustrato de calibración CS-5

	<u>Open</u>	<u>Short</u>	<u>Load</u>	<u>Delay/Through</u>
C0	6.5 fF	0	0	0
C1	0	0	0	0
C2	0	0	0	0
C3	0	0	0	0
L0	0	5 pF	0	0
L1	0	0	0	0
L2	0	0	0	0
L3	0	0	0	0
Offset Delay	0	0	15.6 fs	1.13 ps
Offset Z0	50 Ω	50 Ω	5 Ω	50 Ω
Offset Loss	0	0	0	0
Arb. Impedance	50 Ω	50 Ω	50 Ω	50 Ω
Min. Frecuency	0	0	0	0
Max. Frecuency	999GHz	999GHz	999GHz	999GHz
Media	Coaxial	Coaxial	Coaxial	Coaxial
Length Type	Fixed	Fixed	Fixed	Fixed

ANEXO G: RESULTADOS A DIFERENTES FRECUENCIAS

Además de los resultados expuestos anteriormente también se realizaron mediciones a 300, 500 y 900 MHz presentados en las figuras 26 a 34.




Figura 26: C_{ga} para dispositivos con canales de distintas longitudes a 300 MHz




Figura 27: C_{gc} para dispositivos con canales de distintas longitudes a 300 MHz




Figura 28: C_{gb} para dispositivos con canales de distintas longitudes a 300 MHz




Figura 29: C_{ga} para dispositivos con canales de distintas longitudes a 500 MHz




Figura 30: C_{gc} para dispositivos con canales de distintas longitudes a 500 MHz




Figura 31: C_{gb} para dispositivos con canales de distintas longitudes a 500 MHz




Figura 32: C_{ga} para dispositivos con canales de distintas longitudes a 900 MHz




Figura 33: C_{gc} para dispositivos con canales de distintas longitudes a 900 MHz




Figura 34: C_{gb} para dispositivos con canales de distintas longitudes a 900 MHz