Por favor, use este identificador para citar o enlazar este ítem:
http://repositorio.usfq.edu.ec/handle/23000/14853| Tipo de material: | bachelorThesis |
| Título : | Diseño de un procesador RISC-V con soporte especializado para algoritmos de hash |
| Autor : | Orozco Chuquín, Andrés Sebastián |
| Director de Tesis : | Holguín, Eduardo, dir. |
| Descriptores : | Microprocesadores - Diseño - Tesis y disertaciones académicas |
| Fecha de publicación : | 13-may-2025 |
| Editorial : | Quito |
| Citación : | Tesis (Ingeniero Electrónico), Universidad San Francisco de Quito, Colegio de Ciencias e Ingenierías; Quito, Ecuador, 2025 |
| Páginas : | 46 h. |
| Acceso: | openAccess Atribución-NoComercial-SinDerivadas 3.0 Ecuador |
| Resumen : | Este trabajo presenta el diseño y la implementación de un procesador RISC-V de ciclo único ampliado con soporte especializado para algoritmos hash, centrándose en el algoritmo MD5. La investigación se fundamenta en la creciente demanda de sistemas embebidos con capacidades criptográficas que optimicen tanto el rendimiento como la seguridad en entornos de recursos limitados... |
| Descripción : | This work presents the design and implementation of an extended single-cycle RISC-V processor with specialized support for hash algorithms, focusing on the MD5 algorithm. The research is based on the growing demand for embedded systems with cryptographic capabilities that optimize both performance and security in resource-constrained environments... |
| URI : | http://repositorio.usfq.edu.ec/handle/23000/14853 |
| Aparece en las colecciones: | Tesis - Ingeniería en Electrónica y Automatización |
Ficheros en este ítem:
| Fichero | Descripción | Tamaño | Formato | |
|---|---|---|---|---|
| 320595.pdf | Texto completo | 1.64 MB | Adobe PDF | Visualizar/Abrir |
Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons
