Por favor, use este identificador para citar o enlazar este ítem:
http://repositorio.usfq.edu.ec/handle/23000/9257| Tipo de material: | bachelorThesis |
| Título : | Dual mode logic – high speed and energy efficient address decoder |
| Autor : | Arévalo Checa, Adriana Monstserrat |
| Director de Tesis : | Taco, Ramiro, dir. Prócel, Luis, dir. |
| Descriptores : | Distribución de energía eléctrica -- Investigaciones -- Tesis y disertaciones académicas.;Transistores. |
| Fecha de publicación : | 2020 |
| Editorial : | Quito |
| Citación : | Tesis (Ingeniero Electrónico), Universidad San Francisco de Quito, Colegio de Ciencias e Ingeniería; Quito, Ecuador, 2020 |
| Páginas : | 25 h. |
| Acceso: | openAccess |
| Resumen : | La lógica CMOS consiste en la utilización de los transistores de efecto de campo (MOSFET) de canal tipo p (PMOS) y de canal tipo n (NMOS), con una configuración que permite cuando el dispositivo esté apagado, el consumo de energía sea solo por la presencia de corrientes parásitas. Sin embargo, la lógica CMOS se caracteriza por ser lenta y presenta un alto consumo de energía... |
| Descripción : | The CMOS logic consists of the use of the p-type channel (PMOS) and n-type channel (NMOS) field effect transistors (MOSFET), with a configuration that allows that when the device is turned off, the energy consumption is only due to the presence of parasitic currents. Currently, this logic is the most widely used to produce integrated circuits on a large scale. However, it has been detected that CMOS logic presents propagation delay and high energy consumption issues... |
| URI : | http://repositorio.usfq.edu.ec/handle/23000/9257 |
| Aparece en las colecciones: | Tesis - Ingeniería Eléctrica y Electrónica |
Ficheros en este ítem:
| Fichero | Descripción | Tamaño | Formato | |
|---|---|---|---|---|
| 133017 - 130813.pdf | TEXTO COMPLETO | 1.04 MB | Adobe PDF |  Visualizar/Abrir |
Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons
