Por favor, use este identificador para citar o enlazar este ítem:
http://repositorio.usfq.edu.ec/handle/23000/9273| Tipo de material: | bachelorThesis |
| Título : | Diseño de un simulador de tiempo real para circuitos lineales |
| Autor : | Granda Bravo, Santiago Andrés |
| Director de Tesis : | Sánchez, Alberto, director |
| Descriptores : | Ingeniería eléctrica |
| Fecha de publicación : | 2020 |
| Editorial : | Quito |
| Citación : | Tesis (Ingeniero Electrónico), Universidad San Francisco de Quito , Colegio de Ciencias e Ingenierías |
| Páginas : | 47 h. |
| Acceso: | openAccess |
| Resumen : | El siguiente documento presenta el desarrollo de un circuito simulador en tiempo real de circuitos lineales de hasta diez nodos. El documento inicia con una introducción a los conceptos básicos y técnicas de análisis para circuitos lineales y su descripción en Verilog. El trabajo además presenta la síntesis y su simulación y un análisis comparativo con los resultados obtenidos con PSpice... |
| Descripción : | The following document presents the design and development of a real-time simulator for linear circuits of up to ten nodes. The document presents the required concepts related to linear circuit analysis and its associated numerical methods. Then, a conceptual design and its implementation in Verilog is presented. Finally, pre- and post- synthesis simulation results are presented and compared with PSpice simulation results... |
| URI : | http://repositorio.usfq.edu.ec/handle/23000/9273 |
| Aparece en las colecciones: | Tesis - Ingeniería Eléctrica y Electrónica |
Ficheros en este ítem:
| Fichero | Descripción | Tamaño | Formato | |
|---|---|---|---|---|
| 122777 - 124310.pdf | TESIS TEXTO COMPLETO | 1.16 MB | Adobe PDF |  Visualizar/Abrir |
Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons
