Dual Mode Logic - Single-clock-cycle binary full-comparator

Escobar Gavilanez, Ricardo Paul

Por favor, use este identificador para citar o enlazar este ítem: http://repositorio.usfq.edu.ec/handle/23000/9878

Registro completo de metadatos

Campo DC	Valor	Lengua/Idioma
dc.contributor.advisor	Prócel, Luis Miguel, dir.	-
dc.contributor.author	Escobar Gavilanez, Ricardo Paul	-
dc.date.accessioned	2021-10-11T15:11:36Z	-
dc.date.available	2021-10-11T15:11:36Z	-
dc.date.issued	2020	-
dc.identifier.citation	Tesis (Ingeniero en Electrónica), Universidad San Francisco de Quito, Colegio de Ciencias e Ingenierías; Quito, Ecuador, 2020	es_ES
dc.identifier.uri	http://repositorio.usfq.edu.ec/handle/23000/9878	-
dc.description	The purpose of this work is to design and simulate an energy-efficient single-clock-cycle binary full comparator with Dual Mode Logic (DML) technology based on a comparator design designed with Domino Logic (DL). Alternatives to low voltage CMOS designs have been investigated for optimal performance, DL was proposed but problems of charge sharing, susceptibility to glitches, crosstalk noise and sensitivity to process variations in nanometric technologies have emerged...	es_ES
dc.description.abstract	El propósito de este trabajo es diseñar y simular un comparador binario de un solo ciclo de reloj con la tecnología Dual Mode Logic (DML) partiendo de un diseño de un comparador diseñado con Dinamo Logic (DL). Se han investigado alternativas a diseños CMOS de bajo voltaje para un rendimiento óptimo, DL fue propuesto pero han surgido problemas de carga compartida, susceptibilidad a glitches, ruido y sensitividad a variaciones de proceso en tecnologías nanométricas...	es_ES
dc.format.extent	21 h.	es_ES
dc.language.iso	spa	es_ES
dc.publisher	Quito	es_ES
dc.rights	openAccess	*
dc.rights	Atribución-NoComercial-SinDerivadas 3.0 Ecuador	*
dc.rights.uri	http://creativecommons.org/licenses/by-nc-nd/3.0/ec/	*
dc.subject	Distribución de energía eléctrica	es_ES
dc.subject	Investigaciones	es_ES
dc.subject	Tesis y disertaciones académicas	es_ES
dc.subject.other	Tecnología	es_ES
dc.subject.other	Ingeniería eléctrica	es_ES
dc.title	Dual Mode Logic - Single-clock-cycle binary full-comparator	es_ES
dc.type	bachelorThesis	es_ES
Aparece en las colecciones:	Tesis - Ingeniería Eléctrica y Electrónica

Ficheros en este ítem:

Fichero	Descripción	Tamaño	Formato
132631.pdf	Texto completo	659.74 kB	Adobe PDF	Visualizar/Abrir

Mostrar el registro sencillo del ítem

Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons