Por favor, use este identificador para citar o enlazar este ítem: http://repositorio.usfq.edu.ec/handle/23000/11025
Registro completo de metadatos
Campo DC Valor Lengua/Idioma
dc.contributor.advisorPrócel, Luis Miguel, director-
dc.contributor.authorJiménez Villalba, Juan José-
dc.date.accessioned2022-04-06T23:50:05Z-
dc.date.available2022-04-06T23:50:05Z-
dc.date.issued2019-
dc.identifier.citationTesis (Ingeniero Electrónico), Universidad San Francisco de Quito, Colegio de Ciencias e Ingeniería ; Quito, Ecuador, 2019es_ES
dc.identifier.urihttp://repositorio.usfq.edu.ec/handle/23000/11025-
dc.descriptionDue to the constant growth of integrated circuits as hardware accelerators and the importance of data encryption, we decided to join them on the design of a chip that performs a reduction of the MD5 Message Digest Algorithm...es_ES
dc.description.abstractDebido al crecimiento en la utilización en circuitos integrados como aceleradores de hardware y la importancia de la encriptación de la información, se ha decidido unirlos en el diseño de un chip que realiza una versión reducida del algoritmo de reducción criptográfica MD5...es_ES
dc.format.extent14 h.es_ES
dc.language.isoenes_ES
dc.publisherQuitoes_ES
dc.rightsopenAccesses_ES
dc.rightsCC0 1.0 Universal*
dc.rights.urihttp://creativecommons.org/publicdomain/zero/1.0/*
dc.subjectCircuitos integrados -- Diseño y construcción -- Tesis y disertaciones académicases_ES
dc.subjectIngenieríaes_ES
dc.subjectAlgoritmoses_ES
dc.subject.otherTecnologíaes_ES
dc.subject.otherIngeniería electrónicaes_ES
dc.titlePower and area improvements on an integrated circuit by using internal counters on the finite state machine of a reduced MD5 Encryption Chipes_ES
dc.typebachelorThesises_ES
Aparece en las colecciones: Tesis - Ingeniería Eléctrica y Electrónica

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
143294.pdfTexto completo3.38 MBAdobe PDFVista previa
Visualizar/Abrir


Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons Creative Commons