1. Repositorio Digital USFQ
  2. TESIS COLEGIO DE POSGRADO
  3. MAESTRÍAS
  4. Tesis - Maestría en Nanoelectrónica
Por favor, use este identificador para citar o enlazar este ítem: http://repositorio.usfq.edu.ec/handle/23000/15041
Registro completo de metadatos
Campo DC Valor Lengua/Idioma
dc.contributor.advisorLanuzza, Marco, dir.-
dc.contributor.authorCuenca Fernández, Juan Pablo-
dc.date.accessioned2026-01-23T20:58:00Z-
dc.date.available2026-01-23T20:58:00Z-
dc.date.issued2025-
dc.identifier.citationTesis (Master en Nanoeletrónica), Universidad San Francisco de Quito, Colegio de Posgrados ; Quito, Ecuador, 2025es_ES
dc.identifier.urihttp://repositorio.usfq.edu.ec/handle/23000/15041-
dc.descriptionThis work presents the analysis and design of a dynamic comparator focused on offset voltage reduction. The two-stage comparator employs a floating inverter amplifier in the first stage to minimize sensitivity to input common-mode voltage (i-Vcm) variations. Simulations showed an offset voltage of 3.18 mV and an average noise level of 699.80 μV across different i-Vcm values. Energy and delay analyses revealed trade-offs under temperature, supply voltage, and process corner variations...es_ES
dc.description.abstractEste trabajo presenta el análisis y diseño de un comparador dinámico enfocado en la reducción del voltaje de offset. El comparador de dos etapas utiliza un amplificador inversor flotante en la primera etapa para minimizar la sensibilidad a las variaciones del voltaje de modo común de entrada (i-Vcm). Las simulaciones mostraron un voltaje de offset de 3.18 mV y un nivel promedio de ruido de 699.80 μV en diferentes valores de i-Vcm. Los análisis de energía y retardo revelaron trade-offs bajo variaciones de temperatura, voltaje de alimentación y esquinas de proceso...es_ES
dc.format.extent66 h.es_ES
dc.language.isoenes_ES
dc.publisherQuitoes_ES
dc.rightsopenAccesses_ES
dc.rightsAtribución-NoComercial-SinDerivadas 3.0 Ecuador*
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/3.0/ec/*
dc.subjectNanoelectrónica - Circuitos integrados - Tesis y disertaciones académicases_ES
dc.subject.otherTecnologíaes_ES
dc.subject.otherIngeniería electrónicaes_ES
dc.titleDesign of a Dynamic Comparator with Self-adjustable Offset in CMOS 65nmes_ES
dc.typemasterThesises_ES
Aparece en las colecciones: Tesis - Maestría en Nanoelectrónica

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
333080.pdfTexto completo3.14 MBAdobe PDFVista previa
Visualizar/Abrir
Mostrar el registro sencillo del ítem


Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons Creative Commons