Por favor, use este identificador para citar o enlazar este ítem: http://repositorio.usfq.edu.ec/handle/23000/9878
Tipo de material: bachelorThesis
Título : Dual Mode Logic - Single-clock-cycle binary full-comparator
Autor : Escobar Gavilanez, Ricardo Paul
Director de Tesis : Prócel, Luis Miguel, dir.
Descriptores : Distribución de energía eléctrica - Investigaciones - Tesis y disertaciones académicas
Fecha de publicación : 2020
Editorial : Quito
Citación : Tesis (Ingeniero en Electrónica), Universidad San Francisco de Quito, Colegio de Ciencias e Ingenierías; Quito, Ecuador, 2020
Páginas : 21 h.
Acceso: openAccess
Atribución-NoComercial-SinDerivadas 3.0 Ecuador
Atribución-NoComercial-SinDerivadas 3.0 Ecuador
Resumen : El propósito de este trabajo es diseñar y simular un comparador binario de un solo ciclo de reloj con la tecnología Dual Mode Logic (DML) partiendo de un diseño de un comparador diseñado con Dinamo Logic (DL). Se han investigado alternativas a diseños CMOS de bajo voltaje para un rendimiento óptimo, DL fue propuesto pero han surgido problemas de carga compartida, susceptibilidad a glitches, ruido y sensitividad a variaciones de proceso en tecnologías nanométricas...
Descripción : The purpose of this work is to design and simulate an energy-efficient single-clock-cycle binary full comparator with Dual Mode Logic (DML) technology based on a comparator design designed with Domino Logic (DL). Alternatives to low voltage CMOS designs have been investigated for optimal performance, DL was proposed but problems of charge sharing, susceptibility to glitches, crosstalk noise and sensitivity to process variations in nanometric technologies have emerged...
URI : http://repositorio.usfq.edu.ec/handle/23000/9878
Aparece en las colecciones: Tesis - Ingeniería Eléctrica y Electrónica

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
132631.pdfTexto completo659.74 kBAdobe PDFVista previa
Visualizar/Abrir


Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons Creative Commons