Por favor, use este identificador para citar o enlazar este ítem:
http://repositorio.usfq.edu.ec/handle/23000/8399| Tipo de material: | masterThesis |
| Título : | Design of a low-voltage low-power CMOS current reference |
| Autor : | Jaramillo Calderón, Diego Fernando |
| Director de Tesis : | Crupi, Felice, director |
| Descriptores : | Nanoelectrónica -- Investigaciones -- Tesis y disertaciones académicas.;Materiales nanoestructurados. |
| Fecha de publicación : | 2019 |
| Editorial : | Quito |
| Citación : | Tesis (Magíster en Nanoelectrónica), Universidad San Francisco de Quito, Colegio de Posgrados; Quito, Ecuador, 2019 |
| Páginas : | 104 h. |
| Acceso: | openAccess |
| Resumen : | Hoy en día, los espejos de corriente o current reference, pueden ser mejorados con las características de inversión débil subthreshold-region cuando son construidos con tecnología CMOS, está tesis trata sobre cuatro estructuras de current reference basadas en un circuito de solo tres transistores, las figuras de merito como coeficiente de temperatura, consumo de potencia, y sensibilidad de carga y proceso son obtenidas en cada una de las estructuras, y posteriormente son comparadas para disernir cual de las implementaciones ha presentado un mejor desempeño... |
| Descripción : | Nowadays, the current reference circuits can be improved using the CMOS weak inversion characteristic, this thesis deals different current reference structures in order to design a circuit which figures of merit can be reduced like the temperature coefficient, power consumption, and load and process sensitivity... |
| URI : | http://repositorio.usfq.edu.ec/handle/23000/8399 |
| Aparece en las colecciones: | Tesis - Maestría en Nanoelectrónica |
Ficheros en este ítem:
| Fichero | Descripción | Tamaño | Formato | |
|---|---|---|---|---|
| 143022.pdf | TESIS TEXTO COMPLETO | 6.05 MB | Adobe PDF |  Visualizar/Abrir |
Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons
