Por favor, use este identificador para citar o enlazar este ítem:
http://repositorio.usfq.edu.ec/handle/23000/9182| Tipo de material: | masterThesis |
| Título : | Architecture to System Level Analysis of DMTJ-based Cache Memory |
| Autor : | Chávez Jácome, José Félix |
| Director de Tesis : | Lanuzza, Marco, dir. |
| Descriptores : | Nanoelectrónica - Arquitectura - Tesis y disertaciones académicas |
| Fecha de publicación : | 2019 |
| Editorial : | Quito |
| Citación : | Tesis (Magister en Nanoelectrónica), Universidad San Francisco de Quito , Colegio de Posgrados; Quito, Ecuador, 2019 |
| Páginas : | 86 h. |
| Acceso: | openAccess Atribución-NoComercial-SinDerivadas 3.0 Ecuador |
| Resumen : | El presente trabajo detalla la construcción de una plantilla de simulación desde el nivel de arquitectura hasta el nivel de sistema considerando una tecnología FinFET de 0.8V con unión de túnel magnético de barrera simple y doble (MTJ)... |
| Descripción : | The present work details the construction of a simulation framework from architecture to system level by considering a 0.8V FinFET technology and the single- and double-barrier magnetic tunnel junction (MTJ)... |
| URI : | http://repositorio.usfq.edu.ec/handle/23000/9182 |
| Aparece en las colecciones: | Tesis - Maestría en Nanoelectrónica |
Ficheros en este ítem:
| Fichero | Descripción | Tamaño | Formato | |
|---|---|---|---|---|
| 140255.pdf | TESIS TEXTO COMPLETO | 3.22 MB | Adobe PDF |  Visualizar/Abrir |
Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons
