Por favor, use este identificador para citar o enlazar este ítem:
http://repositorio.usfq.edu.ec/handle/23000/12728| Tipo de material: | masterThesis |
| Título : | SoC Design For Test Automation |
| Autor : | Borja Cajiao, Raúl André |
| Director de Tesis : | Prócel, Luis Miguel , dir. |
| Descriptores : | Circuitos integrados - Tesis y disertaciones académicas.;Sistemas electrónicos. |
| Fecha de publicación : | 7-dic-2022 |
| Editorial : | Quito |
| Citación : | Tesis (Magíster en Nanoelectrónica), Universidad San Francisco de Quito, Colegio de Posgrados ; Quito, Ecuador, 2022 |
| Páginas : | 77 h. |
| Acceso: | openAccess Atribución-NoComercial-SinDerivadas 3.0 Ecuador |
| Resumen : | En el presente trabajo se estudia la importancia de garantizar la capacidad de prueba de un producto y como implementarla durante el proceso de diseño de un circuito integrado. Durante este estudio se analizaron y aplicaron distintos estándares utilizados a nivel industrial en el diseño de chips como el IEEE 1149.1 para garantizar la capacidad de prueba en los dispositivos... |
| Descripción : | This work studies the importance of guaranteeing the testability of a product and how to implement it during the design process of an integrated circuit. During this study, different standards used at an industrial level in chip design such as IEEE 1149.1 were analyzed and applied to guarantee the testability of the devices... |
| URI : | http://repositorio.usfq.edu.ec/handle/23000/12728 |
| Aparece en las colecciones: | Tesis - Maestría en Nanoelectrónica |
Ficheros en este ítem:
| Fichero | Descripción | Tamaño | Formato | |
|---|---|---|---|---|
| 323173.pdf | Texto completo | 3.24 MB | Adobe PDF |  Visualizar/Abrir |
Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons
